最近在 AI 浪潮里摸爬滚打了几个月之后，我终于想通了一件事：如果计算机行业的入门岗位正在被 AI 一点点焊上门板，那我至少应该认真看一眼别的赛道。
再叠加上互联网行业老生常谈的 35 岁焦虑、岗位收缩，以及新人岗位越来越卷的现实，我决定响应一下“脱下孔乙己长衫”的号召，开始注意进厂时机。
当然，转行不能随便找个方向就一头扎进去。最开始吸引我注意力的是华为最近被反复讨论的“τ 定律”。我理解它并不是一个严格意义上的物理定理，更像是一个产业路线判断：在先进制程短期受限的情况下，尽可能通过芯片设计、架构优化和先进封装，把系统级性能继续往前推。
这件事让我第一次认真意识到，半导体并不只有“光刻机”和“多少纳米”。封装测试这个过去经常被普通人忽略的后段环节，正在变得越来越重要。
先把产业链捋清楚
我之前对芯片产业链的理解其实很粗糙，大概停留在“设计芯片、制造芯片、封装芯片”这种三段式印象。后来查了一圈资料，发现如果以一颗芯片从想法到成品的流程来看，大致可以拆成这样：
- 需求定义、架构设计、RTL 编写和功能验证；
- 综合、布局布线、时序收敛、物理验证；
- Tape-out，生成光罩数据；
- 晶圆制造，也就是常说的前道工艺；
- 晶圆测试，筛掉一部分不合格 die；
- 切割裸 die；
- 封装，把 die、基板、引线、凸点、散热结构等整合成可使用的芯片成品；
- 成品测试、可靠性验证和分选出货。
行业里常说的“前道”一般偏晶圆制造，“后道”则主要指封装和测试。前道决定了晶体管本身怎么做，后道决定了裸 die 如何和外部世界连接、散热、供电、堆叠和协同工作。过去我们谈芯片性能，最容易盯着制程节点；但到了 AI、HPC、Chiplet 这些场景，封装已经不只是“给芯片套个壳”，而是直接影响带宽、功耗、散热、良率和系统成本。
先进制程和先进封装不是一回事
先进制程比较好理解，通常指更先进的晶体管制造节点。不过“多少 nm”今天已经不再等于真实物理栅长，更像是各家工艺平台的商业命名。政策和产业统计里有时会把 28nm 及以下称为先进制程，但如果讨论手机 SoC、AI 加速器、服务器 CPU/GPU 这类高性能芯片，主流关注点一般会落到 7nm、5nm、3nm、2nm 这一档。
目前国际最先进节点已经进入 GAA、nanosheet、背面供电这些新阶段。三星早在 2022 年就宣布 3nm GAA 初始量产；台积电 N2 使用 nanosheet 结构，并把 2025 年作为导入时间点；Intel 18A 则把 RibbonFET 和 PowerVia 作为核心卖点。这些方向共同说明一件事：继续缩晶体管已经越来越难，成本、良率和设备约束都在上升。
国内在先进制程上仍然面临明显限制，尤其是 EUV、EDA、材料、设备、工艺积累和生态配合这些问题，不是单点突破就能解决的。所以如果只盯着“几纳米”，很容易得出一个悲观结论。
但半导体产业不是只有前道。先进封装的价值就在这里：当单颗 die 继续缩小越来越难时，可以通过 2.5D/3D、Chiplet、SiP、Fan-Out、WLP、CoWoS 类方案，把多个芯片、存储、I/O、模拟器件甚至光电器件组合到一个系统里。简单说，就是从“单颗芯片继续缩”转向“多颗芯片高效组合”。
这也是我开始关注封测行业的原因。
国内封测并不弱
我之前的刻板印象是：国内半导体整体落后，所以封测应该也差不多。但查完之后发现，这个判断完全错误。
封测是国内半导体产业链里国际竞争力相对更强的一环。长电科技、通富微电、华天科技长期属于大陆封测厂商里的第一梯队。它们虽然都做封装测试，但侧重点并不完全一样。
| 公司 | 2025 年营收口径 | 我理解的侧重点 |
|---|---|---|
| 长电科技 | 约 388.71 亿元 | 大陆封测龙头，技术和客户覆盖面更全，WLP、2.5D/3D、SiP、倒装芯片、引线键合等都在布局 |
| 通富微电 | 约 279.21 亿元 | 和 AMD 绑定很深，在 CPU/GPU、高性能计算、AI 算力相关封测上存在感更强 |
| 华天科技 | 约 172.14 亿元 | 产品线覆盖传统封装和先进封装，持续推进 SiP、FC、TSV、FO、WLP、PLP、2.5D/3D、Chiplet 等方向 |
长电科技的优势是体量大、覆盖广。根据它的 2025 年报，公司拥有 WLP、2.5D/3D、SiP、倒装芯片、引线键合封装等完整技术组合，应用领域覆盖汽车电子、AI、高性能计算、高密度存储、网络通信、工业医疗等。它的 2025 年营收结构也很有意思：通讯电子仍然是第一大类，但运算电子、工业及医疗电子、汽车电子的同比增速更高，说明业务结构正在往高附加值方向挪。
通富微电最吸引我的是它和 AMD 的关系。它的 2025 年报披露，公司通过并购与 AMD 形成了“合资+合作”的模式，是 AMD 最主要的封测供应商，占其相关产品 80% 以上。同时公司也在布局 Chiplet、2D+、扇出型、圆片级、倒装焊等技术。对 AI 算力和高性能计算来说，这类客户绑定非常关键。
华天科技则更像是一个覆盖面很宽、稳扎稳打的选手。它的 2025 年报里提到，公司已经掌握 SiP、FC、TSV、Bumping、FO、WLP、PLP、2.5D/3D 等先进封装技术，2026 年会继续聚焦存储、CPU/GPU/AI、CPO、汽车电子等市场，并推进 2.5D、Memory、大尺寸 FCBGA、SiP、CPO 等方向。
所以我现在对国内封测行业的判断是：它不是“制程落后之后的无奈替代品”，而是后摩尔时代本来就会越来越重要的一条主线。只不过国内先进制程受限，让先进封装的重要性被进一步放大了。
为什么我会考虑 PE 岗
这次我面的是某半导体封测厂的 PE，也就是 Process Engineer，工艺工程师。
和软件开发不太一样，PE 更贴近产线现场。它不是坐在工位上写几个脚本就完事，而是要围绕具体工艺段负责量产稳定性、良率、异常分析和持续改善。不同厂、不同部门会有差异，但大致会涉及这些事情：
- 维护封装或测试工艺参数，让产线稳定跑起来；
- 处理异常批次，判断问题来自设备、材料、工艺参数、设计还是操作；
- 做 DOE 实验，优化良率、UPH、成本和可靠性；
- 配合 NPI，把新产品从试产导入量产；
- 看 SPC、CPK、良率报表，用数据追问题；
- 和设备、质量、生产、研发、客户工程团队一起扯皮并解决问题。
说白了，PE 是一个很典型的制造业工程岗位：不够光鲜，但经验能积累；不是没有压力，而是压力来自产线、良率、客户交付和异常闭环。
这点反而让我觉得它有吸引力。计算机行业很多岗位的经验折旧越来越快，尤其是偏应用层的 CRUD、脚手架、业务胶水代码，AI 进来之后新人入门空间明显变窄。PE 这类岗位虽然也会被自动化和 AI 工具影响，但现场工艺经验、异常判断、跨部门协调、对设备和材料的理解，不太可能一夜之间被完全替代。
当然，半导体制造业也不是天堂。它有倒班、洁净室、产线节奏、KPI、良率压力，也有制造业常见的流程、层级和沟通成本。如果只是想找一个轻松岗位，那 PE 大概率不是答案。但如果是想换一个能沉淀工程经验、又和国家产业方向强相关的赛道，它确实值得认真考虑。
这次面试给我的直观感受
我最大的感受是：封测厂对“能不能立刻理解产线问题”的要求比我想象中更强。
软件面试里经常问项目、算法、框架、八股，很多问题可以靠抽象能力和表达能力兜住。但 PE 面试会更关心你是否理解工艺流程、是否能接受现场环境、是否知道良率问题怎么拆、是否有基础的统计和实验设计意识。
如果本科背景不是微电子、材料、机械、自动化、化学这类传统对口专业，想转 PE，需要补的东西不少。最起码要知道常见封装类型、基本工艺流程、失效分析思路、SPC/DOE、半导体材料和设备概念。英语也不能完全丢，因为设备资料、客户资料、工艺文件经常绕不开英文。
这也解释了为什么这几年头部封测厂的 PE 岗在学历和专业上越来越卷。前几年一些厂还会给应届本科比较多机会，现在不少岗位已经明显向硕士、对口专业、相关实习经历倾斜。只能说，学得好不如生得早这件事，在每个行业都成立。
先写到这里
我现在不敢说自己已经完全看懂半导体行业，更不敢说封测一定就是普通人转行的最优解。但这次调研和面试至少让我确认了一件事：半导体封测不是一个可以用“低端后段”简单概括的行业。
先进制程继续向前会越来越难，先进封装的重要性会越来越高。国内封测企业在这个环节里确实有基础、有客户、有产能，也有继续往高端封装走的动力。至于个人职业选择，PE 岗不轻松，但它是一条更偏工程现场、更依赖长期经验积累的路线。
接下来我应该还会继续写几篇，把封装工艺、封测岗位、PE 日常、以及我理解的先进封装路线拆开讲一讲。这篇先算是一个开头。
本文只是个人转行观察，不构成任何投资建议，也不构成职业建议。行业信息更新很快，涉及公司经营数据的部分最好以最新年报和公告为准。
参考资料：